(19)日本国特許庁(JP) (12)公開特許公報(A)

(11)特許出願公開番号 特開平6-139138

(43)公開日 平成6年(1994)5月20日


(51)Int.Cl. ⁵ G 0 6 F 12/0	5 7 0	庁内整理番号 9366-5B 9366-5B	FI	技術表示箇所		
G 0 6 K 19/0		8623-5L	G06K	19/ 00 N		
		6741-5L	GIIC	•		
(21)出顯番号	特顯平4-291528		(71)出願人			
(22)出願日	平成4年(1992)10月29日			株式会社東芝 神奈川県川崎市幸区堀川町72番地		
			(72)発明者	小西 和夫 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝映像メディア技術研究所内		
			(72)発明者			
				神奈川県横浜市磯子区新杉田町8番地 株式会社東芝映像メディア技術研究所内		
			(74)代理人	弁理士 鈴江 武彦		

(54) 【発明の名称 】 メモリカード装置

(57)【要約】

【目的】この発明は、EEPROMの全データ記憶循域 に対するデータの書き替え回数を平準化することで、特 定の記憶領域にのみ集中してデータ書き替えが行なわれ ることを防止できるようにしたメモリカード装置を提供 することを目的としている。

【構成】ホスト機器と内蔵されたEEPROMとの間で デジタルデータの転送を行なうメモリカード装置におい て、ホスト機器が指定する論理アドレスとEEPROM の実際の物理アドレスとを対応させる管理テーブルが形 成されたメモリと、このメモリに形成された管理テーブ ルに基づいてホスト機器が指定した論理アドレスに対応 する物理アドレスをEEPROMに指定する管理手段 と、メモリに形成された管理テーブルの論理アドレスと 物理アドレスとの対応関係を変更する変更手段とを備え ている。



【特許請求の統囲】

【請求項1】 ホスト機器と内蔵されたEEPROMと の間でデジタルデータの転送を行なうメモリカード装置 において、前記ホスト機器が指定する論理アドレスと前 記EEPROMの実際の物理アドレスとを対応させる管 理テーブルが形成されたメモリと、このメモリに形成さ れた管理テーブルに基づいて前記ホスト機器が指定した 論理アドレスに対応する物理アドレスを前記EEPRO Mに指定する管理手段と、前記メモリに形成された管理 テーブルの論理アドレスと物理アドレスとの対応関係を 10 変更する変更手段とを具備してなることを特徴とするメ モリカード装置。

1

【請求項2】 前記変更手段は、前記物理アドレスの数 を割り切ることのできない数だけ、前記論理アドレスと 物理アドレスとの対応関係をシフトさせるように前記管 理テーブルを書き替えることを特徴とする請求項1記載 のメモリカード装置。

【請求項3】 前記変更手段は、前記論理アドレスと物 理アドレスとの対応関係を決定する複数の情報が設定さ れたテーブルを有し、このテーブルから選出された情報 20 に基づいて前記管理テーブルを書き替えることを特徴と する請求項1記載のメモリカード装置。

【請求項4】 前記変更手段は、前記EEPROMに対 して初期化に対応する処理が施される毎に、前記管理テ ープルの書き替えを実行することを特徴とする請求項1 乃至3いずれかに記載のメモリカード装置。

【請求項5】 ホスト機器と内蔵されたEEPROMと の間でデジタルデータの転送を行なうメモリカード装置 において、前紀EEPROMの記憶領域を所定の単位領 域に分割し、前記EEPROMへの前記デジタルデータ 30 することから、メモリカード用として使用するための開 の書き込み時に、各単位領域毎にその単位領域にデータ 書き込みが行なわれた回数を示す情報を付加する書き込 み手段と、前記EEPROMから読み出されたデータを 前記ホスト機器に出力する際に、前記書き込み手段で付 加された情報を除去する出力手段とを具備してなること を特徴とするメモリカード装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体メモリとして EEPROM (エレクトリカリィ・イレーサブル・アン 40 利点を有している。 ド・プログラマブル・リード・オンリー・メモリ)を使 用したメモリカード装置に係り、特に撮影した被写体の 光学像をデジタル画像データに変換して半導体メモリに 記録する電子スチルカメラ装置等に使用して好適するも のに関する。

[0002]

【従来の技術】周知のように、撮影した被写体の光学像 を固体撮像素子を用いて電気的な画像信号に変換し、こ の画像信号をデジタル画像データに変換して半導体メモ リに記録する電子スチルカメラ装置が開発されている。

そして、この種の電子スチルカメラ装置にあっては、半 導体メモリをカード状のケースに内蔵してなるメモリカ ードを、カメラ本体に着脱自在となるように構成するこ とによって、通常のカメラにおけるフィルムと等価な取 り扱いができるようになされている。

【0003】ここで、電子スチルカメラ装置のメモリカ ードは、現在、標準化が進められていて、内蔵される半 導体メモリとしては、複数枚のデジタル画像データを記 録するために大記憶容量のものが要求され、例えばSR AM (スタティック・ランダム・アクセス・メモリ) マスクROM及び電気的にデータの書き込みや消去が可 能なEEPROM等が考えられており、SRAMを用い たメモリカードは既に商品化されている。

【0004】ところで、SRAMを用いたメモリカード は、どのようなフォーマットのデータ構成にも対応する ことができるとともに、データの書き込みスピード及び 読み出しスピードも速いという利点がある反面、書き込 んだデータを保持するためのバックアップ電池をメモリ カード内に収容する必要があるため、電池収容スペース を設置する分だけ記憶容量が削減されるとともに、SR AM自体のコストが高く経済的な不利を招くという問題 を持っている。

【0005】そこで、現在では、SRAMの持つ問題点 を解消するために、メモリカードに用いられる半導体メ モリとしてEEPROMが注目されている。このEEP ROMは、磁気ディスクに代わる記録媒体として注目を 浴びているもので、データ保持のためのバックアップ電 池が不要であるとともに、チップ自体のコストを安くす ることができる等、SRAMの特たない特有な利点を有 発が盛んに行なわれている。

【0006】ここで、図9は、SRAMを用いたメモリ カード (SRAMカード) とEEPROMを用いたメモ リカード(EEPROMカード)との長短を比較して示 している。まず、比較項目1,2のバックアップ電池及 びコストについては、既に前述したように、SRAMカ ードはバックアップ電池が必要でありコストも高いとい う問題があるのに対し、EEPROMカードはバックア ップ電池が不要でコストも低くすることができるという

【0007】次に、比較項目3,4の書き込みスピード 及び読み出しスピードについては、アドレスで任意に指 定したバイトまたはビットに対して、データの書き込み 及び読み出しを行なう、SRAMとEEPROMとに共 通のランダムアクセスモードと、複数の連続するバイト (数百バイト) でなるページを指定することにより、ペ ージ単位で一括してデータの書き込み及び読み出しを行 なう、EEPROMに特有のページモードとに分けて考 えられる。

【0008】そして、ランダムアクセスモードおいて、

(3)

SRAMは書き込みスピード及び読み出しスピードが共 に速く、EEPROMは書き込みスピード及び読み出し スピードが共に遅くなっている。また、EEPROM は、ページモードにおいて、1ページ分の大量のデータ を一斉に書き込み及び読み出しすることから、ランダム アクセスモードに比してデータの書き込みスピード及び 読み出しスピードは速くなっている。

【0009】さらに、比較項目5のイレース(消去)モ ードは、EEPROMに特有のモードであり、SRAM には存在しないモードである。すなわち、EEPROM 10 は、既にデータの書き込まれている領域に新たにデータ を書き込む場合、先に書き込まれているデータを一日イ レースしないと新たなデータを巻き込むことができない ため、データの書き込みを行なうに際して、このイレー スモードが実行されるようになっている。そして、この イレースモードには、EEPROMの全ての記憶内容を 一括して消去するチップイレースと、複数のページでな るプロック(数Kバイト)単位で記憶内容を消去するプ ロックイレースとがある。

【0010】また、比較項目6の書き込みベリファイ も、EEPROMに特有のモードであり、SRAMには 存在しないモードである。すなわち、EEPROMは、 データ書き込みを行なう場合、通常1回の書き込み動作 では完全な書き込みが行なわれない。このため、EEP ROMに対して1回の書き込み動作を行なう毎にEEP ROMの書き込み内容を読み出し、正確に書き込まれて いるか否かをチェックする必要があり、これが書き込み ベリファイである。

【0011】具体的には、EEPROMに書き込むべき データをバッファメモリに記録しておき、バッファメモ 30 リからEEPROMにデータを転送して書き込んだ後、 EEPROMの書き込み内容を読み出し、バッファメモ リの内容と比較して一致しているか否かを判別してい る。そして、書き込みベリファイの結果、不一致 (エラ 一) と判定された場合には、再度バッファメモリの内容 をEEPROMに書き込む動作を繰り返すようにしてい る。

【0012】以上の比較結果から明らかなように、EE PROMには、バックアップ電池が不要でありコストが 安く、しかもページ単位のデータ書き込み及び読み出し 40 が可能である等の、SRAMに見られない特有な利点が 備えられている反面、ランダムアクセスモードにおける データの書き込みスピード及び読み出しスピードが遅い とともに、イレースモードや書き込みベリファイ等のよ うなSRAMにはないモードを必要とするという不都合 もある。

【0013】そこで、メモリカードに使用する半導体メ モリとして、現在使用されているSRAMに代えてEE PROMを使用することを考えた場合、データの書き込 ード及び書き込みベリファイ等を必要とするという問題 を解消し、SRAMを内蔵したメモリカードと等価な取 り扱い方ができるように、つまりSRAMカードライク に使用できるように細部に渡って種々の改良を施すこと が、肝要なこととなっている。

【0014】この場合、特に問題となることは、EEP ROMは、データの書き替え回数が一定数を越えるとメ モリセルが急激に劣化しデータの書き込み不良が発生し 易くなることである。すなわち、EEPROMは、プロ グラムデータの記録用として開発され、プログラムのバ ージョンアップのときにデータの書き替えを行なえるよ うにすることを意図したものであるから、多数回のデー 夕書き替えに対応できるように設計されていないからで

【0015】ところが、上述したように、例えば電子ス チルカメラ装置等に使用されるメモリカード用の半適体 メモリとして、従来より使用されていたSRAMに代え てEEPROMを用いるようにした場合、当然のことな がら、EEPROMに対して頻繁にデータの書き替えが 20 行なわれるような使われ方をされることになるため、 書 き込み不良の発生率が飛躍的に増大するであろうこと は、どうしても避けられないこととなっている。

【0016】そして、この警き込み不良について、従来 では、前述した書き込みベリファイ処理を所定回数繰り 返しても正しく書き込まれなかったとき書き込み不良で あると判断している。このため、電子スチルカメラ装置 側からの指令で、EEPROMの特定の記憶領域に集中 して頻繁にデータ書き替えが行なわれると、その記憶質 域が非常に短期間で書き込み不良となってしまうという 問題が生じる。この場合、従来では、EEPROMの他 の記憶領域が正常であるにもかかわらず、そのEEPR OMを内蔵するメモリカード全体を不良品として取り扱 うようにしているため、非常に効率が悪く経済的な不利 を招くという不都合が生じている。

[0017]

【発明が解決しようとする課題】以上のように、EEP ROMを内蔵した従来のメモリカードでは、EEPRO Mの特定の記憶領域に集中してデータ書き替えが行なわ れると、その記憶領域が非常に短期間で書き込み不良と なり、そのEEPROMを含むメモリカード全体が不良 品として取り扱われてしまうという問題を有している。 【0018】そこで、この発明は上記事情を考慮してな されたもので、EEPROMの全データ記憶領域に対す るデータの書き替え回数を平準化することで、特定の記 億領域にのみ集中してデータ書き替えが行なわれること を防止できるようにした極めて良好なメモリカード装置 を提供することを目的とする。 [0019]

【課題を解決するための手段】この発明に係るメモリカ みスピード及び読み出しスピードの問題や、イレースモ 50 ード装置は、ホスト機器と内蔵されたEEPROMとの 間でデジタルデータの転送を行なうものを対象としてい る。そして、ホスト機器が指定する論理アドレスとEE PROMの実際の物理アドレスとを対応させる管理テー プルが形成されたメモリと、このメモリに形成された管 理テーブルに基づいてホスト機器が指定した論理アドレ スに対応する物理アドレスをEEPROMに指定する管 理手段と、メモリに形成された管理テーブルの論理アド レスと物理アドレスとの対応関係を変更する変更手段と を備えるようにしている。

【0020】また、この発明に係るメモリカード装置 は、上記の対象において、EEPROMの記憶領域を所 定の単位領域に分割し、EEPROMへのデジタルデー タの書き込み時に、各単位領域毎にその単位領域にデー 夕書き込みが行なわれた回数を示す情報を付加する書き 込み手段と、EEPROMから読み出されたデータをホ スト機器に出力する際に、書き込み手段で付加された僧 報を除去する出力手段とを備えるようにしたものであ ŏ.

[0021]

【作用】上記のような構成によれば、まず、ホスト機器 20 が指定する論理アドレスとEEPROMの実際の物理ア ドレスとを対応させる管理テーブルの対応関係を変更す るようにしたので、ホスト機器から同じ論理アドレスが 指定されても、実際にデジタルデータの書き替えが行な われるEEPROMの物理アドレスは異なることにな り、EEPROMの全データ記憶領域に対するデータの 書き替え回数を平準化することができる。

【0022】また、EEPROMへのデジタルデータの 書き込み時に、EEPROMの記憶領域を所定の単位領 域に分割した各単位領域毎に、その単位領域にデータ準 30 き込みが行なわれた回数を示す情報を付加するととも に、EEPROMから読み出されたデータをホスト機器 に出力する際に、付加された回数情報を除去するように したので、データの書き替え回数を平準化するという点 から、回数情報に基づいてデータの書き替えが可能な単 位領域を判別することができ、EEPROMの全データ 記憶領域に対するデータの書き替え回数を平準化するこ とができる。

[0023]

【実施例】以下、この発明の一実施例について図面を参 40 照して詳細に説明する。図1において、11はメモリカ ード本体で、その一端部に設置されたコネクタ12を介 して、例えば電子スチルカメラ本体等の図示しないホス ト機器に接続されるようになされている。このコネクタ 12には、ホスト機器から、メモリカード本体11内の EEPROM13に書き込むべきデジタルデータや、そ の書き込み場所を示すアドレスデータ等が供給されてお り、これらデジタルデータ及びアドレスデータは、バス ライン14を介してメモリコントロールゲートアレイ1 5に供給されている。

【0024】また、上記ホスト機器からは、コネクタ1 2に対して、EEPROM13に対するデータの書き込 み及び読み出しを行なうために必要な各種のコントロー ル信号CTが供給されており、このコントロール信号C Tもメモリコントロールゲートアレイ15に供給されて いる。さらに、このメモリコントロールゲートアレイ1 5からは、ホスト機器からのデジタルデータの入力を許 可するか否かを指定するレディ/ビジィ切替信号RDY /BSYが発生され、コネクタ12を介してホスト機器 10 に供給されるようになされている。

【0025】ここで、メモリコントロールゲートアレイ 15は、その内部に図示しないバッファメモリを有して おり、このバッファメモリに対するデジタルデータの書 き込み及び読み出し動作が、マイクロコンピュータ16 によって制御される。すなわち、ホスト機器から出力さ れコネクタ12に供給されたデジタルデータは、一日バ ッファメモリに取り込まれ記録される。このときのバッ ファメモリのデジタルデータの取り込みタイミングは、 上記コントロール信号CTの1つでアドレスデータに同 期したバスクロックBCKに基づいてマイクロコンピュ 一タ16で生成されるアドレスデータによって制御され

【0026】そして、バッファメモリに対するデジタル データの書き込みが終了すると、マイクロコンピュータ 16は、内部発振回路17から発生される内部クロック CKに基づいてアドレスデータを生成し、このアドレス データによってバッファメモリからデジタルデータが読 み出され、バスライン18を介してEEPROM13に 出力される。このとき、マイクロコンピュータ16は、 メモリコントロールゲートアレイ15を介してEEPR OM13にアドレスデータADを出力させ、バッファメ モリから読み出したデジタルデータを、EEPROM1 3に例えば512バイトのページ単位で書き込むように 制御する。

【0027】次に、マイクロコンピュータ16は、EE PROM13にデジタルデータが書き込まれた状態で、 メモリコントロールゲートアレイ15からEEPROM 13に対して、先にデータの書き込みを指定したアドレ スデータADを出力させ、EEPROM13から書き込 んだデジタルデータを読み出させて、それがバッファメ モリに記録されたデジタルデータと一致しているか否か を判別する、書き込みベリファイを実行する。

【0028】そして、EEPROM13から読み出した デジタルデータと、バッファメモリに記録されたデジタ ルデータとが一致していないと、マイクロコンピュータ 16は、再度、バッファメモリからEEPROM13に デジタルデータを転送して書き込みを行ない、この動作 が、EEPROM13から読み出したデジタルデータ と、バッファメモリに記録されたデジタルデータとが完

50 全に一致するまで繰り返され、一致したときデジタルデ

(5)

ータのEEPROM13への書き込み動作が終了され る。

【0029】また、EEPROM13に記録されたデジ タルデータをホスト機器に読み出す場合には、ホスト機 器からコネクタ12を介して読み出し要求がなされると ともに、読み出すべきデジタルデータの記録されたアド レスが指定される。すると、マイクロコンピュータ16 は、内部発振回路17から発生される内部クロックCK に基づいて生成されたアドレスデータADによって、E EPROM13からデジタルデータを読み出し、バスラ 10 イン18を介してメモリコントロールゲートアレイ15 のバッファメモリに書き込ませる。

【0030】その後、マイクロコンピュータ16は、ホ スト機器から与えられたバスクロックBCKに基づいて アドレスデータを生成し、このアドレスデータによって バッファメモリからデジタルデータを読み出し、バスラ イン14及びコネクタ12を介してホスト機器に適出さ せ、ここに、EEPROM13からのデジタルデータの 読み出しが行なわれる。

【0031】さらに、ホスト機器において、メモリカー 20 ド本体11を初期化する操作がなされたとすると、ホス ト機器は、EEPROM13の全データ記憶領域に0を 書き込ませるようなアドレスデータ、デジタルデータ及 びコントロール信号CTをコネクタ12に与えることに より、メモリカード本体11の初期化を行なうようにし ている。

【0032】ここで、上記マイクロコンピュータ16に は、EEPROM19が接続されており、このEEPR OM19には、ホスト機器が指定するEEPROM13 のアドレス (以下論理アドレスという) と、実際のEE 30 タ16がEEPROM19に記憶された変換テーブルを PROM13のアドレス(以下物理アドレスという)と を対応させるための管理テーブルが形成されている。こ の管理テーブルでは、EEPROM13の全データ記憶 領域を100個のプロックに分割し、プロック単位で論 理アドレスとを物理アドレスとの対応関係を管理してい

【0033】 すなわち、図2 (a) に示すように、EE PROM19には、100個の論理アドレス0.1. ··· …,99にそれぞれ対応した物理アドレス記憶領域19 。, 19, ,, 19, が設けられており、各物理ア 40 ドレス記憶領域19。, 19,,, 19 m にEEP ROM13の物理アドレス0, 1,, 99がそれぞ れ書き込まれて管理テーブルが形成されている。この場 合、ホスト機器から論理アドレス0に対してデータの書 き替えが要求されると、マイクロコンピュータ16は. 管理テーブルを参照することによりEEPROM13の 物理アドレス 0 に対してデータの書き替えを要求し、E EPROM13には物理アドレス0に対してデジタルデ ータの書き替えが行なわれる。

ように初期化されたことをマイクロコンピュータ16が 検知した場合、つまり、ホスト機器からEEPROM 1 3の全データ記憶領域に0を書き込ませるようなアドレ スデータ、デジタルデータ及びコントロール信号CTが 供給されたことをマイクロコンピュータ16が給知した 場合、マイクロコンピュータ16は、図2(b)に示す ように、物理アドレス記憶領域19。, 19,, 19mの内容を13個シフトさせ、論理アドレス0. 1. ……. 99にそれぞれ対応した物理アドレス記憶領 城19。, 191,, 19m に、EEPROM13 の物理アドレス13、14、……、12がそれぞれ書き 込まれるように、管理テーブルを書き替える。この場 合、ホスト機器から論理アドレス〇に対してデータの書 き替えが要求されると、マイクロコンピュータ16は、 管理テーブルを参照することによりEEPROM13の 物理アドレス13に対してデータの書き替えを要求し、 EEPROM13には物理アドレス13に対してデジタ ルデータの書き替えが行なわれる。

【0035】以下間様に、メモリカード本体11が初期 化される毎に、マイクロコンピュータ16は、物理アド レス記憶領域19。, 19, , ……, 19。の内容を1 3個づつシフトさせる。このため、ホスト機器から同じ 論理アドレス0が指定されても、実際にデジタルデータ の書き替えが行なわれるEEPROM13の物理アドレ スは、初期化される毎にその都度異なることになり、E EPROM13の全データ記憶領域に対するデータの書 き替え回数を平準化することができる。この場合、ホス ト機器から供給される論理アドレスの物理アドレスへの 変換は、メモリカード本体11内のマイクロコンピュー 参照するという、ホスト機器に無関係にメモリカード本 体11内部だけの処理によって実行されるので、ホスト 機器からみた場合には、全くSRAMカードライクに使 用することができる。

【0036】また、物理アドレス記憶領域19。. 19 1,, 19m に書き込まれた物理アドレス0、1. ……, 99のシフト数を、EEPROM13の全データ 記憶領域の分割数100を割り切ることのできない13 としたので、初期化が例えば8回繰り返されて1周して も、図2 (c) に示すように、物理アドレス記憶領域1 9。, 19:,, 19% にはEEPROM13の物 理アドレス5、6、……、4がそれぞれ書き込まれるよ うになり、図2 (a) に示した管理テーブルと同じにな らず、データの書き替え回数を平準化するのに効果的で

【0037】ここで、管理テーブルの物理アドレス0. 1, ……, 99を、メモリカード本体11が初期化され る毎に書き替える手段としては、図3に示すように、マ イクロコンピュータ16に乱数ROM20を内蓋させ、 【0034】ここで、メモリカード本体11が前述した 50 この乱数ROM20にランダムに記憶された物理アドレ

ス0, 1, ……, 99を利用するようにしてもよい。す なわち、この乱数ROM20には、図4に示すように、 初期化回数に対応させて、物理アドレス記憶領域19。 に書き込むべき物理アドレス 0. 1. ……. 99 がラン ダムに記憶されている。

【0038】そして、1回目の初期化後では、マイクロ コンピュータ16は、図5 (a) に示すように、 乱数R OM20から物理アドレス0を読み出して物理アドレス 記憶領域19。に書き込み、以下の物理アドレス記憶領 域19, 19%には物理アドレス0に続く物理 10 アドレス1、……, 99をそれぞれ書き込むように動作 する。また、2回目の初期化後では、マイクロコンピュ ータ16は、図5(b)に示すように、乱数ROM20 から物理アドレス5を読み出して物理アドレス記憶領域 19。に書き込み、以下の物理アドレス記憶領域1 9, , ……, 19% には物理アドレス5に続く物理アド レス6. ……, 4をそれぞれ書き込むように動作する。 【0039】以下同様に、100回目の初期化後では、 マイクロコンピュータ16は、図5 (c) に示すよう に、乱数ROM20から物理アドレス49を読み出して 20 物理アドレス記憶領域19。に書き込み、以下の物理ア ドレス記憶領域191,, 19m には物理アドレス 49に続く物理アドレス50, ……, 48をそれぞれ書 き込むように動作する。そして、このような構成として も、ホスト機器から同じ論理アドレス0が指定されて も、実際にデジタルデータの書き替えが行なわれるEE PROM13の物理アドレスは、初期化される毎にその 都度異なることになり、EEPROM13の全データ記 値領域に対するデータの書き替え回数を平進化すること ができる。

【0040】次に、この発明の第3の実施例について説 明する。すなわち、図6に示すように、EEPROM1 3の全データ記憶領域は、複数のブロック21,21 2, ……, 21. に分割され、各ブロック21: , 21 2, ……, 21。は、それぞれ複数のページ22:, 2 2:, ……, 22. に分割されている。そして、前述し たように、EEPROM13に対するデータの書き込み はページ単位、消去はプロック単位で可能であり、デー タの書き込み前に必ず消去が必要なことから、必然的に ブロック単位でのデータ書き替え回数を管理することが 40 必要となる。

【0041】そこで、各ブロック21,,21,,… ···, 21。の先頭ページ22: の先頭部分に、そのブロ ック211, 212, ……, 21. に対するデータ書き 替え回数を示す情報を付加して、ブロック単位でのデー タ書き替え回数を管理することが考えられる。この場 合、ホスト機器から出力されEEPROM13に書き込 まれるデータには、データ書き替え回数情報を付加し、 逆に、EEPROM13から読み出されてホスト機器に 去する必要があることから、メモリコントロールゲート アレイ15内に2ページ分のバッファメモリ23を設置 している。

【0042】ホスト機器から出力されたデータをEEP ROM13に書き込む場合には、まず、マイクロコンピ ュータ16は、図7 (a) に示すように、ホスト機器が データの書き込みを指定したEEPROM13のプロッ ク21、(1≤i≤n)の先頭ページ22,に付加され たデータ書き替え回数情報DCを読み出し、その値から データの書き替え回数を平準化するという点で、 当該ブ ロック21, がデータ掛き込みに適しているか否かを判 断する。そして、適していると判断した場合、マイクロ コンピュータ16は、データ書き替え回数情報DCに1 を加え、その値をバッファメモリ23に書き込む。

【0043】その後、マイクロコンピュータ16は、ブ ロック21。の内容をプロックイレースするとともに、 図7 (b) に示すように、ホスト機器から1ページ分の デジタルデータDAを取り込み、バッファメモリ23に そのデータ書き替え回教情報DCの後に書き込む。この 場合、ホスト機器から取り込んだ1ページ分のデジタル データDAは、バッファメモリ23の第1ページと第2 ページとに分けて書き込まれる。これにより、バッファ メモリ23に書き込まれたデータが1ページ以上の長さ になったため、マイクロコンピュータ16は、図7

(c) に示すように、バッファメモリ23の第1ページ のデータをEEPROM13のブロック21。の先頭ペ ージ22: に書き込む。

【0044】次に、マイクロコンピュータ16は、図7 (d) に示すように、バッファメモリ23の第2ページ 30 のデータを第1ページに移動させ、ホスト機器から1ペ ージ分のデジタルデータDAを取り込み、その取り込ん だデータをバッファメモリ23の第1ページに移動させ たデータの後に書き込んだ後、バッファメモリ23の第 1ページのデータをEEPROMI3のプロック21。 の第2ページ22。に書き込む。以下、同様の動作が繰 り返されてEEPROM13のブロック21:にページ 単位でデータが順次書き込まれる。

【0045】ここで、ブロック21、が満杯になり、デ ータの書き込みが次のブロック21m にまたがる場合 には、バッファメモリ23の第1ページのデータを前プ ロック21,の最終ページ22。に書き込んだ状態で、 マイクロコンピュータ16は、バッファメモリ23の第 2ページのデータを第1ページに移動させず、図7

(e) に示すように、ブロック21m の先頭ページ2 2. に付加されたデータ書き替え回数情報DCを読み出 し、その値からデータの書き替え回数を平準化するとい う点で、当該ブロック21 m がデータ書き込みに適し ているか否かを判断する。そして、適していると判断し た場合、マイクロコンピュータ16は、データ書き替え 出力されるデータからは、データ書き替え回数情報を除 50 回数情報DCに1を加え、その値をバッファメモリ23

の第1ページに書き込む。

【0046】その後、マイクロコンピュータ16は、ブロック21m の内容をブロックイレースするとともに、図7 (f) に示すように、バッファメモリ23の第2ページのデータを第1ページを超えれば、つまり、第1ページが満杯になれば、マイクロコンピュータ16は、第1ページのデータをガロック21m の先頭ページ22に に書き込む処理を実行し、バッファメモリ23内の全データ量が1ページを越えれば、つまり、第1ページが満杯になれば、マイクロコンピュータ16は、第1ページのデータをプロック21m の先頭ページ2に に書き込む処理を実行し、バッファメモリ23内の全データ量が1ページを越えなければ、コスト機器からのデータ入力待ち状態となる。また、マイクロコンピュータ16は、ホスト機器からデータ終了の指令を受けると、図7

(g) に示すように、バッファメモリ23内のデータを 全てEEPROM13に書き込み、ここに、ホスト機器 から出力されたデータのEEPROM13への書き込み 動作が終了される。

【0047】一方、EEPROM13からデータを読み 出す場合には、マイクロコンピュータ16は、図8に示 20 すように、EEPROM13のプロック21,の先頭ページ22,から1ページ分のデータをパッファメモリ23の第1ページに取り出し、このパッファメモリ23の第1ページに取り出し、このパッファメモリ23の第1ページに取り出きれたデータの中から、データ書き 考之回数情報DCを除くデジル・データDA成分のみを ホスト機器に出力するように動作する。

【0048】したがって、この第3の実施例によれば、各ブロック211,211, ……,21,の先頭ページ22,に、そのブロック211,211, ……,21。にデータ書き込みが行なわれた回数を示す情報を付加し、ホスト機器からデータの書き込みが要求された状態で、データの書き若と回数を平準化するという点から、回数情報に基づいてデータの書き替えが可能か否かを判まります。

*の全データ記憶領域に対するデータの書き替え回数を平 準化することができる。なお、この発明は上記各実施例 に限定されるものではなく、この外その要旨を逸脱しな い範囲で種々変形して実施することができる。

12

[0049]

【祭明の効果】以上詳述したようにこの発明によれば、 EEPROMの全データ記憶領域に対するデータの書き 若え回数を平準化することで、特定の記憶領域にのみ集 中してデータ書き替えが行なわれることを防止できるよ 10 うにした極めて良好なメモリカード装置を提供すること ができる。

【図面の簡単な説明】

【図1】この発明に係るメモリカード装置の一実施例を 示すブロック構成図。

【図2】同実施例の動作を説明するために示す図。

【図3】この発明の他の実施例を示すブロック構成図。 【図4】同他の実施例における乱数ROMの記憶内容を 示す図。

【図5】同他の実施例の動作を説明するために示す図。 【図6】この発明の第3の実施例を示すプロック構成

図。 【図7】同第3の実施例のデータ書き込み動作を説明す


るために示す図。 【図8】 同第3の実施例のデータ読み出し動作を説明するために示す図。


【図9】SRAMとEEPROMとの長短を比較して示す図。

【符号の説明】

11…メモリカード本体、12…コネクタ、13…EE PROM、14…バスライン、15…メモリコントロー ルゲートアレイ、16…マイクロコンピュータ、17… 内部発振回路、18…バスライン、19…EEPRO M、20…乱数ROM、21、~21、~プロック、2 2、~22、~~ページ、23…バッファメモリ。


[図1]






() 四は初期化回教


[図3]





[図5]

(10)



[図9]

比較項目	SRAMカード	EEPROMカード"
1. バックアップ電池 2. コスト 3. 智き込みスピード(ランダム) (ページ)	有 高 速 —:—————————————————————————————————	無 ヤヤ色 連 ヤヤ速
4. 競み出しスピード(ランダム) (ページ)) 5. イレスモード 6. 書き込みベリファイ		選 世中速 有 以要有

フロントページの続き				
(51) Int. Cl. 5	識別記号	庁内整理番号	FI	技術表示箇所
G11C 7/00 16/06	3 1 5	6741-5L		
HO1L 27/115				
		7210 - 4M	HO 1 L 27/10	434